Ansys Exalto

制造商：ANSYS, Inc.
　　Ansys Exalto 是一款功能强大的 LVS 后 RLCk 提取软件解决方案，使 IC 设计工程师能够准确预测签核阶段的电磁耦合效应。

　　一、产品概述：

　　1、　电、磁和基板串扰的寄生模型提取

　　Ansys Exalto 是一种 LVS 后 RLCk 提取软件解决方案，通过提取集总元件寄生参数并生成电、磁和基板耦合的准确模型，IC 设计人员能够准确捕获设计层次结构中不同模块之间的未知串扰。Exalto 与大多数 LVS 工具接口，可以补充您选择的 RC 提取工具。

　　非常复杂的布局容量

　　与 LVS 工具的接口

　　结果与数字 LPE 相结合

　　点击式交互界面

　　2、快速规格

　　Ansys Exalto 后 LVS RLCk 提取让 IC 设计人员能够准确预测电磁和基板耦合效应，以便对以前“太大而无法分析”的电路进行签核。提取的模型被反向注释到原理图或网表，并支持所有电路仿真器。

　　EM 耦合模型

　　电源和信号电迁移

　　包括基板耦合

　　补充 RC 提取器与 LVS 的接口

　　回注到网表

　　跨层次耦合

　　假设情景极其紧凑的型号

　　S 参数和 RLCk 模型

　　二、产品能力：

　　硅上电、磁和衬底串扰的寄生模型提取

　　Ansys Exalto 通过提取集总元件寄生效应并生成电、磁和基板耦合的精确模型，捕获网络和分层模块之间的未知串扰。Exalto 可以对不同层次结构级别之间的串扰进行建模，并在不更改原理图的情况下运行多个“假设”场景。使用“点击式”界面可以轻松捕获具有大型数字总线/控制信号的敏感射频电路内的复杂耦合。独特的网表缩减方法将输出网表缩减了 90% 以上。Exalto 与所有 LVS 工具连接，并通过 S 参数和 RLCk 寄生参数补充 RC 提取器，这些参数针对部分或完整设计进行了反向注释。

　　三、主要特点：

　　提取集总元件寄生参数并为大型复杂硅电路的电、磁和衬底耦合生成精确模型

　　高容量和高速度

　　补充 RC 提取器

　　高度紧凑的模型

　　跨层次耦合

　　与 LVS 的接口

　　交互式图形界面

　　为 EM 和基板耦合签核提取串扰

　　生成适用于交流、谐波平衡和 SP 分析的无源、因果 DC 精确 S 参数模型，以及适用于瞬态、射击和噪声分析的无源、因果、高度紧凑的 RLCk 网表模型。SPICE 格式的 RLCk 网表总是可以仿真的。

　　对属于不同设计层次级别的网络和模块之间的串扰进行建模

　　Ansys Exalto 可以提取覆盖电感器与底层器件之间的完整分析电容耦合。它利用现有的电容器和晶体管的代工厂特征内部设备模型，然后将总耦合电容仅集中到设备端子。Exalto 具有提取全电容耦合的能力和速度，即使对于数千个设备也是如此。

　　业界较快的 RLCk 提取引擎

　　Ansys Exalto 采用 Ansys 的建模引擎——业内较快的电磁引擎构建而成。这意味着 600 um X 400 um、密集的 7 金属层电网的 EM 提取需要几分钟；功率放大器中所有螺旋与关键数字线路之间的耦合模型需要几秒钟。

　　小型、高度紧凑的 EM 模型

　　独特的网表缩减方法使输出网表非常紧凑，与原生网表相比，元素和节点减少了 90% 以上。具有附加高频 (Lk) 选项的传统 RC 提取器会遇到容量瓶颈，因为输出网表太大而无法仿真。

　　“假设”情景

　　使用不同的关键网络集运行多个“假设”场景，而无需接触您的测试台原理图。

　　与第三方 LVS 和 LPE 工具轻松集成

　　Ansys Exalto 与第三方 LVS 工具无缝对接。输出可以自动与第三方 LPE 工具的输出相结合。Exalto 还支持“提取的视图”和“提取的网表”。