SiP Layout

制造商：Cadence Design Systems
系统级封装（SiP）的实现为系统架构师和设计师带来了新的障碍。传统的EDA解决方案未能将高效的SiP发展所需的设计流程自动化。通过启动和集成设计理念的探索，捕捉，构建，优化，以及验证复杂的多芯片和PCB组件的分立基板，Cadence的SiP设计技术简化了多个高引脚数的芯片与单一基板间的集成。

 Cadence完整的SiP实现技术包括芯片padring/凸点矩阵精细化，详细的封装级信号完整性分析及提取与三维建模，是通过使用以下四个关键产品技术来实现的：

• Cadence SiP Layout:详细的约束规则驱动的基板物理实现及加工制造的准备。包括die abstract的精细化，以实现芯片的凸点矩阵与BGA球图的协同优化。对芯片凸点矩阵的改变可以通过一个分立的ECO流程与Innovus及Virtuoso进行交互
• Cadence SiP Digital Architect：前端逻辑互连的设计定义，跨多基板以构成系统级封装
• Cadence Virtuoso SiP Architect：提供一个模拟/混合信号原理图及电路仿真驱动的SiP模块设计流程
• Cadence Allegro Sigrity Package Assessment and Extraction Option:详细的互连抽取，三维封装建模，及电源感知的信号完整性分析

SiP Layout

Cadence SiP Layout为系统级封装设计提供了一个约束规则驱动的布线环境。包括基板的布局布线，芯片、基板、与系统级的最终互连的优化，生产制造数据的准备，完整的设计验证及流片。环境集成了芯片/封装的I/O Padring/凸点矩阵精细化及三维芯片堆叠创建与编辑功能。此外，完整的在线设计规则检查(DRC)支持复杂的和独特的层压,陶瓷及沉积基板技术的所有组合要求。多层倒装焊芯片与径向的任意角度布线实现了快速的规则驱动的互连的创建。

芯片padring/凸点矩阵精细化
       SiP Layout允许封装设计师通过Die Abstract，基于芯片封装的BGA球图及相关联的扇出与布线，来精细化/优化芯片的凸点矩阵。Die Abstract是一个开放的的ASCII XML格式的文件，包含芯片的I/O padring，RDL,及凸点矩阵。Die Abstract可以被芯片设计工具创建（Innovus和Virtuoso解决方案）或者从Cadence Orbit 10™ interconnect Designer创建（图2） 。在封装设计过程中对Die Abstract作的精细化可以被作为更新的Die Abstract传回给IC设计者，并可以被Innovus与Virtuoso直接读取。